This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01156824 A

(43) Date of publication of application: 20.06.89

(51) Int. CI

G06F 9/30

G06F 7/00 G06F 9/32 G06F 15/72

(21) Application number: 62314063

(22) Date of filing: 14.12.87

(71) Applicant:

HITACHI LTD HITACHI MICRO

COMPUTENG LTD SAKAMURA

TAKESHI

(72) Inventor:

SAKAMURA TAKESHI KAWASAKI IKUYA HASEGAWA ATSUSHI IWASAKI KAZUHIKO

(54) MICROPROCESSOR

(57) Abstract:

PURPOSE: To secure the program flexibility and to facilitate the development of a program for the graphic processing, for example, by storing the information obtained by execution of a 1st instruction to an information holding means and controlling an instruction executing means based on said stored information when a 2nd instruction is carried out.

CONSTITUTION: The type of an arithmetic operation is defined as one of operands. In other words, a desired arithmetic operation is carried out by an instruction that is added the operand information designating the

type of the arithmetic operation to the outside or the inside of an operation designating part containing a common operation code showing an arithmetic operation (wide sense). Thus the contents of an operand are set previously to designate the type of the arithmetic operation based on the executing result of a certain instruction. Then the arithmetic operation is carried out based on the operand contents by the next instruction. Thus the type of the arithmetic operation can be changed into a dynamic one in a program. In such a way, the flexibility is secured to a program and the development of a program for graphic processing, for example, is facilitated.

COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本 箇特 許 庁(JP)

⑩特許出關公開

母 公 開 特 許 公 報 (A) 平1 − 156824

௵Int.CI.⁴		識別記号	庁内整理番号	〇公開	平成1年(198	39)6月20日
G 86 F	9/30 7/00	3 4 0	A - 7361 - 5B B - 7313 - 5B			
	9/32	350	B - 7361 - 5B ※審查請求	未請求	発明の数 2	(全16頁)

公発明の名称 マイクロプロセッサ

1

②特 願 昭62-314063

②出 顧 昭62(1987)12月14日

砂発 明 者 坂 村 健 東京都港区白金台3-12-30-105

母発 明 者 川 崎 郁 也 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

の出 顕 人 日立マイクロコンピュ 東京都小平市上水本町1479番地

ータエンジニアリング

株式会社

⑪出 願 人 坂 村 健 東京都港区白金台3-12-30-105

四代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

男 級 書

- 1. 発明の名称 マイクロブロセッサ
- 2. 券許請求の範囲
 - 命令解説手段と、
 命令実行手段と、
 情報保持手段とを含み、

第1の命令の契行によって得られた情報を上記情報保持手段に格納する第1のステップと、 第2の命令の実行の際上記情報に基づいて上記 命令実行手段が割削される第2のステップを含 むことを特徴とするマイクロプロセッサ。

- 2. 上記命令終行手投は輸送改算ユニットを含み、 上記情報に基づいて、上記輸送改算ユニットの 次算機能が制御されることを特徴とする特許別 求の範囲第1項記載のマイクロブロセッサ。
- 3. 上記情報保持手段は汎用レジスタであること を得象とする特許請求の範囲第2項記載のマイ クロブロセッチ。
- 4. 命令解脱手段と、

命令與行手段とを含み、

上記命令解読手及によって解説される命令のオペコード内には、皆替え可能を情報保持手段 に記憶された情報に基づいて上記命令実行手段 の少なくとも一部の制御を実行させる情報を含 むことを特徴とするマイクロプロセッサ。

- 5. 上記情報が配像される上記情報保持手段内の 香地を指定するための普地情報は、上記オペコ ード内に含まれていることを特徴とする特許請 求の範囲第4項記載のマイクロブロセッサ。
- 6. 上記情報が記憶される上記情報保持手段内の 普地を指定するための普地情報は、オペランド 領域に含まれていることを特徴とする特許請求 の範囲第4項記載のマイクロブロセッサ。
- 7. 上記書替え可能な情報保持手段とは、マイクロプロセッチ内のレジスタであることを特徴と する特許請求の範囲第4項記載のマイクロプロセッサ。
- 8. 上記命令実行手段は胎型演算ユニットを含み、 上記レジスタの内容に基づいて上記胎理演算ユ

ニットの演算機能が創御されることを特徴とする特許請求の範囲第7項記載のマイクロプロセッサ。

1

- 9. 上記レジスタの内容に基づいて上記論選技算 ユニットの演算の種類が選択されることを特徴 とする特許請求の報題第8項記載のマイクロブ ロセッサ。
- 10. 上記命令解説手段によって解説される命令は、メモリ内の任意のピットから任意のピット までの徴状のデータの取り扱いに関する命令であることを特徴とする特許別求の範囲第9項記 駅のマイクロブロセッサ。

3. 発明の詳細な説明

(産架上の利用分野)

この発明は、データ処理技術さらにはプログラム 制御方式のシステムにかける命令体系に適用して存に有効を技術に関し、例えばピットフィールドと呼ばれるデータの取り扱いに関する命令を有するマイクロプロセッサに利用して有効な技術に関する。

例えば、コンピュータ・クラフィッタのような 分野においては、ピットフィールド内のデータに 対し論理演算を施して、いわゆる強りつぶしやす かしなどの措面処理を行なわせる場合、層面を見 ながら演算の複雑をダイナミックに決定すること ができればブログラムの開発が容易となる。

しかるに、慎算の値級によって命令が決っている従来のマイタロプロセッサでは、演算処理の内容を変えるにはプログラムの中の債算命令を普を 課えなくてはならず、プログラムに柔軟性がない という不都合があった。

また、ある命令の契行によって得られた始米に 基づいて次の命令又は資算の超額を決定するため には、プログラム上、次に実行する可能性のある 命令又は演算を離列しておかなければならない。 すなわら、上記ある命令の実行によって得られた 結果に基づいて上記離列された命令等の1つを追 択する様なプログラムを作成しなければならない。 従ってプログラムの業軟性がないだけでなく、命 令を選択する等の処型を必要とするから、一連の

. 〔 従来の技術〕

従来、マイクロプロセッサには、加算、減算、 景算、除算、比較などの算術演算命令の他、結盟 役(AND)、論理和(OR)、排他的論理和 (XOR)など値々の論理演算命令が備えられて いる。例えば(株)日立製作所、1982年9月 発行、「日立マイクロコンピュータ、SEMICON-DUCTER DATA Book、8/16ビット マイクロコンピュータ」P914~P919,P 945~P952等に配収されている。

〔 発明が解決しようとする問題点〕

従来のマイタロプロセッサにかける命令体系では、演算の種類は命令(オペレーションコード)で指足するようにされていた。つまり、各演算ごとに命令が用意されてかり、演算の種類はプログラム上にかいて固定されてしまい、データのように変更することはできなかった。従って、プログラムがBUM(リード・オンり・メモリ)内に格納された場合、演算を変更するととは不可能でった。

命令を実行する際の高速動作が制限されてしまう。

この発明の目的は、マイクロコンピュータ・システムにおけるプログラムに楽軟性を持たせ、例えばグラフィック処理用のプログラムの開発が容易に行なえるような演算命令に関する命令形式を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明被書の記述シェび終胎園 面から明らかになるであろう。

(問題を解決するための手段)

本域にかいて関示される発明のうち代表的なも のの就表を説明すれば、下記のとかりである。

すなわち、彼其の種類をオペランドの一つとして与える、つせり彼其(広義)という共通のオペレーションコードの入ったオペレーション指定部の外又は中に、彼其の複類を指定するオペランド情報を付加した命令によって所望の彼其を実行させるようにするものである。

(作用)

上記した手段によれば、 る命令の実行結果に

あづいて、演算の種類を指定するオペタンドの内容を設定してかき、次の命令で上記オペタンドの内容に従って演算できるから、ブログラムの中で演算の種類をダイナミッタに変えることができる。 従ってブログラムに柔軟性を特たせ、例えばグラフィック処理用のプログラムの開発が容易に行なえるようにするという上記目的を達成することができる。

以下、本発明を一例として、ピットフィールド と呼ばれるメモリ内の任意のピットから任意のピ ットまでのデータの取り扱いに関する命令(以下 ピットフィールド命令と称する)に適用した場合 の一実施例を説明する。

(実施例)

ピットフィールド命令は、第1因及び第2回に 示すようにペースアドレスBAとこのペースアド レスからのオフセットOffおよびフィールド長 さ(ピット数)を示すフィールド幅WDの3つの 値をオペランドとして与えることによりメモリ内 の所望のフィールドを指定し、そのフィールドの

演算の種類を示すコードは、予めMOV品命令等 によりメモリ内からデータとして読み出して所定 のレジスタB5に入れておく。

また、同様にペースアドレスBA・オフセット O!I及びフィールド幅WDもそれぞれ所定のレ ツスタ内に入っている値を使って命令を実行する よりにされている。

第9図(A)又は第9図(B)に示す命令は、例えば、ビットフィールド命令であり、あるビットフィールド(ソース例)のデータと他のビットフィールド(デスティネーション例)のデータとの論理をとってそれをデスティネーション例のビットフィールド間演算命令である。この命令を実行するためには、ソースのロビットフィールドを特定するペースアドレスBAs、オフセットOffs及びフィールド係
WDsをそれぞれ入れるレジスタと、演算のド係WDdをそれぞれ入れるレジスタと、演算の

データに対してアンド(AND)やオブ(OR) たどの論理演算処理を行なうもので る。なか、 とのようなピットフィールド命令は、例えばモトローラ社製MC68020のようなマイタロプロセッサで既に用意されている。とのピットフィールド命令は、オペレーションコードの使のオペランドによってペースアドレスBAや オフセットof { かよびフィールド報W Dが与えられていた。

との実施例では演算の複数もオペランドで指定 するものである。オペランドによる演算の指足の 具体的な方法として、例えば第9図(A)の実施例では、レジスを告号を有するレジスを直接アドレン ング方式を用いた。すをわら、テードを入れてレンス ま、オペランドにはそのコードを入れてレーション をラる。第9図(A)の内容に基づいる。第9図 (A)又は、第9図(A)に示す命令を実行する場合には、第9図(A) (A)又は、第9図(A)に示す命令を実行する場合には、

複類を特定するコードを入れるレジスタとが必要である。ただし、上記のようた2つのピットフィールドの倫理をとる命令ではフィールド幅W Dは必然的に同一であるので、レジスタは共用させるととができる。

第1次には、上配ビットフィールド間復算命令 にかいて使用されるレジスタとその中に格納され るデータとの関係の一例が示されている。

第 1 表

R o	ソース傷ピットフィ <i>ール</i> ドのBA
R 1	ソース例ピットフィールドのOff
R 2	フィールド幅(WD)
R 3	デスティネーション側ピットフィールドのBA
R 4	デスティネーション側ビットフィールドのO!!
R 5	演算の荏頼

同図における符号BAはペースアドレス、Off はオフセットを示す。

また、第2次には、上記レジスメR5だよって 指定される演算の複類の一覧表が示されている。



K	演算の種類	内 零
1	True	1→dest
2	False	0-+dest
3	Not Dest	dest→dest
4	Dest	dest→dest
5	Not Src	src → dest
6.	Src	src→dest
7	AND	dest. and. src → dest
8	Or	dest. or. src→dest
9	Xor	dest. xor. src→dest
10	Not And	dest. and. arc → dest
11	NotOr	dest. or. src → dest
12	And No t	dest. and. src→dest
13	Or Not	dest. or. src→dest
14	Not And Not	dest. and. src → dest
15	NotOrNot	dest. or. src→dest
16	NotXor	dest. xor. src →dest

ットフィールドに入れる操作を、OPで示される 演算は、ソース何とデスティネーション何のピッ トフィールド内のデータの論選和をとってデステ ィネーション側のピットフィールドに入れる操作 を、 X o r で示される演算は、ソース質とデステ ィネーション質のピットフィールド内のデータの **排他的論選和をとってデスティネーション側のヒ** ットフィールドに入れる操作を、NotAndで 示される演算は、テスティネーション何のピット フィールド内のデータの反転値とソース何ピット フィールド内データとの論理技をとってデスティ オーション側のピットフィールドに入れる操作を、 NotOrで示される複算は、デスティネーショ ン側のビットフィールド内のデータの反転位とソ ース似ビットフィールド内データとの論理和をと ってデスティネーション側のヒットフィールドに 入れる操作を、AndNolで示される演算は、 デスティネーション側のピットフィールド内のデ ータとソース側ピットフィールド内データの反転 彼との絵理技をとってデスティネーション何のピ

同表化かいて、TTue で示される演算はデス テイネーション似ビットフィールドの金ピットを "1"ドナる操作を、Paiscで示される改算 はデスティネーション例ピットフィールドの金ピ ットを"0°にする操作を意味する。また、Not-Destで示される資質はデスティネーション偶 ピットフィールド内の金ピットのデータを反伝し て元のピットフィールドに入れる操作を、 Dest で示される演算はデスティネーション保ビットフ ィールド内のデータをそのまま元のピットフィー ルドに艮丁幾作を、Notで示される演算はソー ス何ピットフィールド内の全ピットのデータを反 転してデスティネーション例ピットフィールドに 入れる操作を、そして、85cで示される演算は ソース似ピットフィールド内のデータをデスティ オーション側ピットフィールドに入れる操作を意 映する。

さらに、ANDで示される演算は、ソース倒と デスティネーション側のピットフィールド内のデ ータの輸送後をとってデスティネーション側のピ

ットフィールドに入れる操作を、O s N o i で示 される演算は、デスティネーション側のビットフ ィールド内のデータとソース促ビットフィールド 内データの反転値との論題和をとってデスティネ ーション側のピットフィールドに入れる操作を、 NotAndNotで示される演算は、デスティ ネーション何のビットフィールド内のデータの反 転値とソース側ピットフィールド内のデータ反転 伍との論理技をとってデスティネーション何のビ ットフィールドに入れる操作を、NotOrNot で示される演算は、デスティネーション何のピッ トフィールド内のデータの反転値とソース側ピッ トフィールド内データの反転値との論単和をとっ てデスティネーション旬のピットフィールドに入 れる操作を、NotXoェで示される演算は、デ スティネーション何のピットフィールド内のデー タの反転位とソース側ピットフィールド内データ との併位的論理和をとってデスティネーション似 のビットフィールドに入れる操作をそれぞれ意味 する。

上配各種演算は研えばレジスタR5の下位4ピットによって厳別させることができる。

上記のようなピットフィールド的液算命令を使用すると、液算の複類がオペランドの一つとして与えられるため、メモリ内のデータを変更するかメモリからコードするデータを変えるだけでブログラム実行中に液算の複類をダイナミックに変更することができる。ただし、この実施例のピットフィールド間液算命令を実行する前に、予めオペランドとして与えられるペースアドレスやオフセットかよび漢算の複類を示すコードを所定のレジスタ(B。~ B。) に入れてかいてやる必要がある。

第3表に、上記ピットフィールド間该集命令 (BVMAPと略す)を使用したダラフィック表 示用のブログラムの一例が示されている。

第 3 扱

LOOP MOVE (B10)+, EO
MOVE (B11)+, B1

理を行なった結果が画像として表示されるように たる。

上記プログラムでは、ラインどとにレジスタ及5の内容を変えるととにより演算の種類を変更しているが、本発明はこの実施例に展定されるものではない。例えば上記プログラムの前に実行されるプログラムによって待られた結果をレジスタ及5に格的しておき、レジスタ及5の内容を更新せずに上記プログラムを災行することもできる。これにより、プログラム実行中に演算の復欲をダイナミックに変更することができる。

第7図にはビットフィールド間復算命令BVMAPのフローチャートが示されている。ステップ81において、レジスタB0,B1及びB2の内容を用いてソース側ビットフィールドがフェッテされる。ステップ82においてレジスタB2,B3及びB4の内容を用いてデスティネーション側ビットフィールドがフェッテされる。ステップ83において、レジスタB5の内容を用いて複算が実行される。ステップ84において終了条件を刊

MOVE (R12)+, R2
MOVE (R13)+, R3
MOVE (R14)+, R4
MOVE (R15)+, R5
BVMAP
SUB LINE, -1
BNE LOOP

上記プログラムは、ラインごとにボストインタリメントよってレジスタ RO ~ R 5 の内容を変えながら BVMAPで示されるピットフィールド間演算命令を練退し実行することを処理の内容としている。例えばMOVB(R10)+,R0は、レジスタ ROの内容を更新してレジスタ ROに格納する命令である。また BUB LINB。-1は、総ライン数から 1 を引く命令である。

使って、上記プログラムにおいてレジスタ R 5 に格納される資料種類を例えば一回ごとに変えな がら縁返し契行してやれば、表示面面上において 一行ごとに賃貸内容の異なるビットフィールド処

定し、終了条件が一致すれば命令を終了し、不一 数ならば上記ステップ1 に戻る。1 度にフェッチ できるデータのピット数はマイクロプロセッサの データパス長によって定まる。 従って、ピットフ ィールドの全てをフェッチし、これに番づいて演 算を行りためには上記ステップ81~83を複数 回絲り返すことが必要な場合がある。

なか、上記実施例では、ビットフィールド命令として2つのビットフィールドのデータ阿士の操作に関する命令を例に挙げて説明したが、グラフィック処理に適したビットフィールド命令としては、その他に例えばペースアドレスとオフィールド板で指定されたビットフィールドに対して任意のレジスタのビットパターンを検索したのかが考えられる。 この命令を使用すると面面上の任意の徴減を任意の命令を使用すると面面上の任意の徴減を任意の合うとし、な一個の重りつぶし処理が努品に行たえるようになる。

・ 第3回には、上記実施例のピットフィールド金

令を有する命令本系によって動作するマイタロプロセッサのハードウェブ構成の一例が示されている。

この実施例のマイクロプロセッサは、マイクロプログラム創即方式の制御部を増えている。 すなわち、マイクロプロセッサを構成するL81チップI内には、マイクロプログラムが格納されたマイクロはOM(リード・オンリ・メモリ) 2 が設けられている。マイクロ ROM 2 は、マイクロアドレス発生回路 5 によってアクセスされ、マイクロプログラムを存成するマイクロ命令を順次出力する。

マイクロアドレス発生回路5は、命令レジスタ 3 ドフェッチされたマイクロ命令のコードを、命 令デコーダイでデコードした信号が供給される。 マイクロアドレス発生回路5はこの信号に基づい て対応するマイクロアドレスを形成し、マイクロ BOM2 に供給する。これによって、そのマイク ロ命令を実行する一連のマイクロ命令却の最初の 命令が既み出される。このマイクロ命令コードに

母される。 これによって、 プログラムの取込みが 高速化される。

なか、上記実施例では、一例としてダラフィック処理に通したビットフィールド命令に適用した ものについて説明したが、それ以外の復算命令に 通用することができる。

また、上紀癸擔例では、オペランドで指定する 漢料の推奨がアンド(AND)やオア(OR)な どの輸進領算に限定されているが、非常放揮を行 なり命令についても同様にオペレーションコード を同一にし、かつ演算の推奨をオペランドで指定 するようにしてもよい。

第4回は、第3回に示す契行ユニット6の内部 ブロック闘を示している。

第4回の実行ユニットにかいて、個路符号CB Sで示されているのは、オフセット値やフィール ド値等の拡張データをラッテするためのレジスタ、 DORはメモリへストアするデータをラッテする ためのデータ・アウトブット・レジスタ、DIB はメモリから戦み出されたデータをラッチするデ よって、各種レジスタやデータパッファ、 仮算論 理ユニット等からなる実行ユニット 6 等に対する 制御信号が形成される。 この実行ユニット 6 内に 上配実施列で使用された汎用レジスタR 0 ~ R15 が含まれている。

マクロ命令に対応する一連のマイクロ命令群の
うち2 普目以降のマイクロ命令の批出しば、直前
に統み出されたマイクロ命令のネクストアドレス
フィールドのコードがマイクロおOM2に供給されることより、直前のマイクロ命令内のネクスト
アドレスとマイクロアドレス発生国路5からのアドレスとに基づいて行われる。とのようにして、一連のマイクロ合令が統み出されて形成された制
即信号によって実行ユニット6が制御され、マクロ命令が実行される。

この実施例では、特に制限されないが、パッファ配位方式が採用されており、マイタロプロセッサ L S I 内にキャッシュメモリ 7 が設けられ、外部メモリ 8 内でのデータの 9 ちアクセス頻度の高いプログラムデータがキャッシュメモリ 7 内に登

ータ・インプット・レジスタ、ALNは入出力されるデータを整列させるアライナで、とのアライナALNはデータI/Oインタフェース(国示省略)を介して外部のデータパスに接続される。

また、図路符号B8Fで示されるのは、32ビットずつ同時に入力された64ビットデータから任意の32ビットを抽出するためのパレルシフタ B8Fは、0のような定配 で、このパレルシフタB8Fは対して抽出するのと BCN ではパレルシフタB8Fの出力をラッチするレンスタ B8Fの出力をラッチするととにより上位27ビットをマスクして出力する特の信息をするファンタンョン・ブロックFBの出力をラッチするレジスタである。

さられ、回路符号AUで示されるのは実効アド レスを計算するためのアドレス演算ユエットで、 とのアドレス演算ユニットAUは、0のような足 数を値接入力できるように得成されている。 AU Oはこのアドレス演算ユニット AU O出力をラッチするレジスタ、 SPTはアドレス演算ユニット AUで演算される前のデータのシフトを行なうシフタ、 AOTは演算競乗の入っている上記レジスタ AU Oの値を後述のテンポラリレジスタ DTE 3へ移す際に一時的に保持するラッテ回路、 AU Bは同じくレジスタ AU Oのアドレスタ を外部へ出力する際に一時的に保持するアドレス・アクトブット・レジスタで、 とのレジスタ AO Bはアドレス I/Oインタフェース (図示省略)を介して外部のアドレスパスに接続される。

一方、国路符号ALUで示されているのは、加算、減算等基本的を算術演算や論理演算を行なり演算論理ユニット、ALUUは演算論理ユニットALUでの演算結果をラッテするレジスタ、また、DTBO~DTB3で示されるのは、テンポラリ値をラッテする外部から見えない(ユーザーに開放されていない)レジスタ群、Books、Biomin

の信号である。制御信号I2は、インパータ四路 INVの動作を制御する信号であり、入力信号を 反転して出力するか、反転せずに出力するかの表 択をする信号である。制御信号I3は演算論選ュ ニットALUの資業機能の選択をする信号である。 **賃算給選ュニットALUは、給継後(AND)、** 始窓和(OR)又は排他的胎題和(XOR)等の 漢算機能を有しており、いずれかの機能が制御信 **号I3Kよって選択されるととになる。側仰信号** 15はレジスタALUUにラッチされたデータを BCパスに送出するか又は資算耐塩ユニットAI ひの入力側に帰還するかの選択を行り信号である。 制御信号14は、上記入力側に帰避されたデータ 又はオールゼロ(0)の一方を選択するための信号で ある。制御信号【1によって選択されたデータは インパータ回路INVを介して演算論連ユニット - ALUの一方の入力データとされ、制御信号 4 4 によって選択されたデータは演算論型ユニットA LUの他方の入力データとされる。との検算論理 ユニットALUの動作は2段階に分けられる。例

あり、上記各種レジスタやラッチ回路、演算器等は、4種類のパス尼CB、BA、BB、BCを介して相互に接続され、マイタロBOMからなる制御部より供給される制御部号によって、シーケンシャルに動作され、対応するマタロ命令が実行される。

本発明によれば上記改算的租ユニットALU等 は汎用レジスタの内容、例えばレジスタR5の内 容によって観御可能とされる。

第5 図は、第4 図に示す演算論型ユニットALU 等及びこれらを創御するためのレジスタ R 5 との 関係を示している。

汎用レジスタR5の内容は、特に限定されないが一規他のレジスタINPRにストアされ、とのレジスタINPRから創御信号I1~I5が出力される。レジスタINPRは第4級にかいて省略されているが、上配テンポラリレジスタリTBU等と問題のレジスタとされ、実行ユニット内に設けられる。創御信号I1は、BBペス上のテータ又はオールゼロ(0)のデータの一方を選択するため

第 4 表

16	11による選択	I 2による選択	I 3による選択
1	0	非反驳	OR
2	0	非反転	0.R
3	0	养反伝	OR
4	0	非反転	O R
5	8 F C	反転	O R
6	#rc	非反転	O R
7	arc	非反転	O R
8	316	非反転	O R
9	src	非反転	O R
10	src	非反伝	O R
11	src	非反転	O R
12	erc .	反 転	O R
13	BIC	反転	O R
14	BFC	反転	O R
18	src	反 仮	O R
16	810	非反転	OR

Æ	I1による選択	Ⅰ2による選択	I 3による選択
1	0	反転	O R
2	0	非反転	O R
3	dest .	反転	O R
4	dest	非反転	OR
5	0	非反転	O R
6	0	非反転	O R
7	dest	非反転	AND
. 8	dest	非反転	OR
9	dest	非反転	XOR
10	dest	反転	AND
11	dest	反集	O R
12	dest	非反転	AND
13	dest	非反転	O'R
14	dest	反転	AND
15	dest	反転	OR
16	dest	反転	XOR

ンパータ図路INVで反転され、オールワン(1) にされて複算論理ユニットALUの一方の入力データとされる。また複算論理ユニットALUの他 方の入力データは上記波算額果(オールゼロ)と される。複算論理ユニットALUの復算機能は、 翻弾信号I3によって論理和(OB)とされるか ち、その複算器果はオールワン(1)とされる。この データをデスティネーション個ピットフィールド にストアすることによって、上記彼算1→dest の実行が終了する。

また、第10番目の演算dest、AND、src→destを実行する場合には、まず、第6図(A)にかいて、第4表の第10番目に記載された制御が行なわれる。すたわち、制御信号I1によって、BB上のデータ(との場合ソース側ピットフィールドの値)srcが過択され、これがインパータ 図路INDで反転されずに演算論型ニュットALUの一方の入力データとされる。また演算論型ニュットALUの他方の入力データはオールゼロ(0)とされる。 えば、前記第2表に記載した各演算を行う場合に かいて、第1設階の動作状態が第6図(A)に示され、 第2段階の動作状態が第6図(B)に示されている。

上記第4 長は、上記第6 図(4)に示す動作状態を さらに詳細に説明するための長であり、第5数は 上記第6箇四に示す動作状態をさらに詳細に説明 するための表である。例えば第2表に示す第1番 且の資菓1→destを実行する場合には、まず、 第6匹仏にかいて、第4後の第1番目に記載され た倒得が行なわれる。 すなわち、倒得信号 I 1 化 よってオールゼロ(0)が選択され、これがインパー タ国路INDで反振されずに漢算勘型ユニットA LUの一方の入力データとされる。また汉洋勘理 ユニットALUの他方の入力データはオールゼロ (0)とされる。この演算論出ユニットALUの演算 機能は、制御信号I3によって陥退和(OB)と されるから、その演算結果はオールゼロ(0)とされ る。次に第6図四にかいて、第5段の第1省目に 記載された制御が行なわれる。すなわち創御信号 .『1によってオールゼロ(0)が送択され、これがイ

との資料論理ユニットAしびの資料依能は、制 御信号【3によって論理和(0よ)とされるから、 その演算結果はソース個ピットフィールドの値 (arc) とされる。次に成6図印において、第 5表の第10巻目に記載された制御が行なわれる。 ナなわち鮒御信号IIによってBBBU8上のデ ーましたの場合デスティネーション側ピットフィ ールドの似) dcst が 選択され、これがインパ ータ回路INVで反転され(deat) 演算論題 ユニットALUの一方の入力データとされる。ま た莨算論理ユニットALUの他方の入力データは 上記演算結果(BIC)とされる。演算輸出ユユ ァトALUの旋算機能は、創御信号I3によって 陰母後(AND)とされるから、その資源趋果は dest, AND, are とされる。このデータを デスティネーション似ビットフィールドにストア することによって、上記賃貸 dest. AND. Bre →deat の実行が終了する。

上記実施例では、レジスタB5の内容によって、 演算論週ユニットALU等が直接制御されている

が、本発明の適用に顧して上記実施例に限定され るものではない。ナなわち汎用レジスタB5の内 容によって演算台班ユニットALU等が間接的に 制御されるものであってもよい。例えば、レジス タB5の内容を第3図に示す命令デコーダー等に 供給するととにより、マイタロROM2から上記 創御信号【1~】5等を得るとともできる。また 上記実施例では、餌部借号IIはBBペス上のデ ータを選択するか否かの選択借号とされているが、 とれに限足されない。例えば、BBパス上にデー **タを供給するための供給源等を、この制御信号I** 1 で制御するとともできる。なお、BBパス上へ の、ソース側ピットフィールドの値もFC又はデ スティネーション似ビットフィールドの値dest の送出は、パレルシフタBSFの出力ラッチレジ スタBSPOからなされる。

第8図は、第7図に示すフローチャートにおけるステップ81をさらに詳細に説明するための実行手順が示されている。ステップ81は、ステップ801から812によって構成される。なお、

スト指令が与えられる。これによって、レジスタ AOR内のアドレス値が【/Oインタフェースを 介して外部アドレスペス上に出力され、外部のメ モリがアクセスされてその内容がデータペス上に 出力される。そして、メモリから睨み出されたデ ータすなわちオフセット値O「「が I / O インタ フェースによりフェッチされる。

第3のステップ803では、I/Oインタフェースより出力される信号に基づいてフェッチしたデータが確定しているか確認される。とれによって、データはデータ・インブット・レジスタDIBに収り込まれる。これとともに、ステップ803では、レジスタBIの値すなわちソース・ペースアドレスBADがパスBAまたはBBを介して、また定数入力侵能によってOが、アドレス演算ユニットAUにそれぞれ入力され、その加算結果がレジスタAUOに格納される。

それから、第4のステップS04で、上配レジスタAU0の値(ソース・ペースアドレス)がレジスタAORへ転送され、更にパスBCを介して

第4図に示す汎用レジスを解R。~ Riaの中で、 符号Ra, Rb, Bx, Ryが付配されているレ ジスタはそれぞれソース・ペースアドレス、デス ティネーション・アドレス、オフセット値・アド レス及びピットフィールド概を入れるために使用 されているレジスタであることを示している。と Ra, Rb, Bx, Ryは、汎用レジスタR。~ Riaの任意のレジスを参号をそれぞれの使用目的 のために指定して使用することができる。

第1のステップ801では、レジスタBェ内の 値すなわちオフセット値の入っている位置を示す アドレスがパスBAまたはBBを介して、また足 数入力機能によって0がアドレス恢算ユニットA Uにそれぞれ入力され、その加算結果がレジスタ AU0に格納される。

第2のステップ802では、ステップ801でレジスタAUOに格納されたアドレス値(オフェット値アドレス)がレジスタAORへ転送されるとともに、『/Oインタフェースに対して外部データパス上のデータをフェッチするようにリタエ

ナンポラリレジスタDTEOに転送される。

たか、他の処理との関係でアドレス演算ユニッ トAUの演算結果がレジスタAUOからAORへ 転送されるとき、自動的にレジスタAOTにも転 送されるようにされている。ここでは、レジズメ AOTへの伝送は特別の意味も持っていない。と れと並行して、アドレス演算ユニットAUには、 定数入力機能によりのが入力されるとともに、パ スBBを介してデータ・インブット・レジスタD I Rの内容(オフセット値)が符号拡張されて入 力され、演算結果がレジスタAUUに格動される。 さらに、レジスタ Ry からファンクションブロッ クPBに対して保持値寸をわちピットフィールド 報WBがパスBAを介して供給され、ファンクシ ョンプロックPBで下位5ピットを鉄く上位27 ビットがマスクされ、結果がレジスタPBOK格 納される。ピットフィールド幅の下位5ピットの み抽出することは、数学的に袋現するとピットプ ィールド幅を数「32」で割った余まりを求める ことと阿疑である。以下、とのビットフィールド

舗の下位5ビットを増数WD。と記す。とこで増 数WD。を求めるのは、後のステップ809での パウンダリ波りの判定に使用するためである。

次に、ステップS06でレジスタAU0の位す なわちオフセット値OffをパスBCを介してテ ンポラリレジスタDTB1へ転送する。これとと もに、アドレス演算ユニットAUに対してレジス タAUOの値(オフセット値)とテンポラリレジ スタDTE0の値寸なわちソース・ペースアドレ スBADをシフォ8FTで上位偏へ3ピットシフ トした値とが供給され、その加算結果がレジスタ AUOに格納される。ソース・ペースアドレスB ADを上位側へるピットシフトするのは、メモリ 空間をパイト単位で区切って指示できるようにさ れたペースアドレスBADを、ピット単位でメモ リ空間内での位置を指示できるように拡張するた めてある。従って、とのと言レジスタAUOに入 っているのは、水めるピットフィールドのアドレ ス0番地からのビット数で表した距離である。と の距離をLと記す。

た、アドレス演算ユニットAUでの加算結果の下 位2ピットをマスタしているのは、対象となるピットフィールド全体もしくはその先頭部分を含む 32ピットのワードのアドレスを得るためである。

第7のステップ807では、上配のようにして 得られたレジスメAUO内のワードアドレスがア ドレス・アウトブット・レジスタAORに転送さ れて【/ひインタフェースを介して外部へ出力さ れるとともに、【/0インタフェースに対しては 外部データパス上のデータのフェッチを要求する 指令がなされる。とれんよって、求めるビットフ ィールドの先頭部分を含むワードのメモリからの フェッテが開始される。これと並行して、レジス メAUOに保持されているアドレスがペスBCを 介してテンポラリレジスタDTB2に転送される。 また、ファンタションプロックFBKは、ステッ プ805で得られたピットフィールドのアドレス 0からのピット位置を示す値互が、レジスタAO TからペスBAを介して供給され、その結果がレ ジスタPBOに格納される。 とれによって、ステ

第6のステップ306では、上記レジスタAUOの似すなわちペースアドレスを上位何へ3ピットシフトした似にオフセット做Offを加えたものを、レジスタAOTに伝送する。一方、アドレス演算ユニットAUには、ペスBAを介してテンポラリレジスタDTBOからソース・ペースアドレスBADが入力され、またペスBBを介してテンポラリレジスタDTB1から転送されたオフセット做OffをシフタSPTで下位何へ3ピットシフトした値が入力されて加算され、その加算組集の下位2ピットをマスタした値がレジスタAUOに格納される。これとともに、レジスタドBO内の値WD・すをわちピットフィールド類の下位5ピットがペスBCを介してテンポラリレジスタDTB3に転送される。

上記の場合、アドレス彼算ユニットAUによって、ペースアドレスに、オフセット値を下位何へ 3ビットだけシフトした値を加昇しているのは、 対象となるビットフィールドの先頭に取る近いパイト単位の実行アドレスを求めるためである。ま

ップ806で得られた求めるビットフィールドの 先頭部分を含むワードアドレス(オフセットが31 以下のときはペースアドレスと一致する)からの ビットフィールドの先頭位置Off • (とれも一 つのオフセット値であり、以下2次オフセットと 称する)がレジスタPBOに保持されることにな

がいて、ステップ808では、上記レジスタド BO内の値Off・(2次オフセット)がパスB Cを介してテンポラリレジスタDTB2に転送される。これとともに、漢算論選ユニットALUに 対して、パスBAおよびBBを介して、テンポラリレジスタDTE3内の値WD・(ピットフィールド幅の下位5ピット)とレジスタドBO内の値Off・が供給されて加算され、その結果がレジスタLUOに格納される。これとともに、レジスタCB8に対し、制御部の何から定数「33」が設定される。「33」を加えた数である。また、1/Oインタフェースからの信号にあづいてフェ



ッナしたゲータすなわち求めるビットフィールド の内容が確定しているか確認する。データが保証 している場合、そのデータはデータ・インブット レジスタDIBに取り込されていることになる。

次のステップ809では、I/Oインタフェースによりフェッチされた値がデータ・インプット・レジスタDIRからパスBCを介してテンポラリレジスタDTE2に伝送される。これと並行して、演算励場ユニットALUではレジスタALUOの値(Off・+WD*)からレジスタCB8の値「33」の波算が行なわれ、その結果がレジスタALUOに格約される。ここで、この収算結果が「正」ならばピットフィールドが2つのワードにまたがっていることを意味し、「負」ならば1フード内に約まっていることを意味し、「負」ならば1フード内に約まっていることを意味する。

また、ステップ809では、次のステップにおいてパレルシフタBSPで行をわれるピットシフト処理のシフト方向とシフト量の指足を行なう。 具体的にはパレルシフタ・カウンタBCNTに対して右方向シフトの指示が与えられるとともに、

リレジスタDTB3内のビットフィールド福WD+ ポンフト量として供給される。

そして、ステップ811では、ペレルシフタB8Fに対して、レジスタB8F0の値と「0」が入力され、相定された方向とシフト量に従ったシフト動作が実行され、結果がレジスタBP80に格納される。レジスタB8F0内に入っていたピットフィールドの内容がフィールド裏WD・の分だけ右シフトされると、32ピットのレジスタB8F0内には第11回に示すようにフェッテされたピットフィールドの内容が右端に省った状態すなわちレジスタの下位偏から敷に詰まった所違の状態で格納されるようになる。

このようにして、得られたビットフィールドの 内容が、次のステップ312において、レジスタ B3POからパスBCを介して汎用レジスタの一 つ貼りに格納される。

さらに、ステップ809にかいて、Off • と WD • との和と妃故「33」との彼其結果が「正」 となって、ピットフィールドがパウンダリ独りを ペスB人を介してレジスタFBO内の値 Off。 が、シフト量としてペレルシフタ・カウンタBC NTに供給される。

そして、ステップ810Kおいて、ペレルシフ タBSPに対してテンポラリンジスタDTB2の 値寸をわちメモリからフェッチされたビットフィ ールドの内容がペスBBを介して供給されるとと もに、足数入力機能によって0が入力されてパレ ルシフト・カウンまBCNTの投示に従ったシフ トが実行され、その結果がレジスメB8POK格 約される。とれによって、32ビットのレジスタ BSPO内には、第8数に示すようにフェッチさ れたピットフィールドの内容が左端に寄った状態 つまりレジスタの上位ピット何から放に詰まった 状態で格納される。とれと並列して、 ステップ 810では、次のステップにおいてパレルシフタ BBPで行走われるシフト動作の方向指示と、シ フト量の指定が行なわれる。すなわち、パレルシ フタ・カウンタBCNTに対し。右方向シフトの 指示が与えられ、かつゼネBAを介してテンポラ

していると刊定された場合には、ステップ812 から再びステップ808に戻って上記手順を繰り 返すことにより、彼故のワードにまたがっている ピットフィールドのすべての内容が成み出される。

第10図に、上記マイクロフローにかけるオフセット値Offかよびピットフィールド幅WDと 2次オフセットOff・かよび増数WD+との関係を図示してかく。

なか、第8回のマイクロフローに従った解版なしピットフィールド命令の実行手順では、パウンメリ被りの判定を、2次オフセットOff・とピットフィールドの婚数WD・との初のから数「33」を引いた結果が「正」か「負」かで行をっている。本来、パウンダリ彼りの判定は1次 オフセットOffとピットフィールド幅WDとから判定すべきであり、そのようなマイクロフローを配述することも可能である。ただし、1次オフセットOffにピットフィールド値WDを加えてそれをペースアドレスBADから32ピットずつ区切っていくことでパウンダリ彼りが生じているか否か特定し



た場合と、実施例のように2次オフセット Off・ にピットフィールドの強数WD・を加え、それが 数「32」を超えたか否かでパウンダリ度りの利 定を行なった場合とで金く同じ結果が得られると とは、第7回からも明らかで る。

以上本発明者によってたされた発明を実施例に 描づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その受旨を造脱しない範囲で彼々変更可能であることはいりまでもない。例えば上記実施例ではピットフィールドのペースアドレスやオフセット、フィールド無及び復 算の種類をオペランドで与えるようにしているが、 オペランドの代わりに実効アドレス部で与えるようにしてもよい。

また、オペランドで演算の種類を指定するよう にした本発明に係る演算命令は、従来の固定され た演算の代わりに改けてもよいが、併用して設け るようにしてもよい。

以上の説明では主として本発明者によってなざれた発明をその背景となった利用分野であるマイ

成を示すプロック図、

第5回,第6回(A)及び第6回(B)は第4回に示す 演算論型ユニットAUU、

第7回は本発明が適用されたビットフィールド 間波算命令の実行シーケンスを示すフローチャート、

第8図は第7図におけるステップ81をさらに 幹細に説明するための実行シーケンス。

第9回(A), (B)はとの発明が適用される命令のフォーマットの実施例、

第10回及び第11回は、第8回に示す契行シーケンス中の動作の説明図である。

DOB…データ・アウトブット・レジスタ、DIR…データ・インブット・レジスタ、ADN …アライナ、BSP…ペレルシフタ、BCNT…ペレルシフタ・カウンタ、ドB…ファンクションプロック、AU…アドレス波車ユニット、SFT …シフタ、AUO…ラッチ回路、AOR…アドレス・アウトブット・レジスタ、ALU…演算論理ユニット、INV…インパータ回路

代理人 ,弁理士 小川 勝 男

クロプロセッサの命令形式に適用した場合について説明したが、この発明はそれに限定されるものでなく、計算機やミニコン等プログラム無何方式のデータ処理システム一般の命令形式に利用することができる。

(発明の効果)

本級にかいて関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとかりである。


すなわち、プログラムに柔軟性を持たせ、例え はグラフィック処理用のプログラムの困発が容易 に行なえるようになる。


4. 図面の簡単を説明


第1因及び第2因は本発明の適用の対象となったピットフィールド間視算命令にかけるピットフィールド間視算命令にかけるピットフィールドの構成例を示す説明図、


第3 図は本発明に係るビットフィールド命令を 実行するマイタロブロセッサの構成例を示すプロッタ図、

第4図は、第3図に示す実行ユニットの内部帯











マスクした値を40点に格納する。

びから国図

マスクし、結果を下近に修制する。



第 11 图



第1頁の続き

動Int.Cl.⁴識別記号 庁内整理番号G 06 F 15/72 4 0 0 6615-5B

⑦発 明 者 長 谷 川 淳 東京都小平市上水本町1479番地 日立マイクロコンピュー タエンジニアリング株式会社内



乎 殻 洲 正 卷 ()戏)

超和 63 3月 11日

特許庁長令 吸

事件の表示

. 昭和 62 年 特許閣 第 314063 号

発明の名称

マイクロプロセッサ

補正をする者

亦件との関係 特許出顧人

-名 移 (510) 株式会社 日 立 観 作 所 (住2名)

代 思 人

所 〒100 東京都千代四区丸の内一丁目5番1号

株式会社口立製作所内

世話 東京 212-1111 (大代表)

氏 名 (6850) 弁昭士 小 川 勝 男

超正命令の日付

町和63年2月23□

補正の対象 图 图

補正の内容

止のパヤ 明制容に誰付した歯面の如う数を別載のとおり都正する。